日立製作所は、アプリケーションが許容できる計算結果にエラーが含まれる割合（許容エラー率）に応じて LSI の駆動電圧を最適化する、IT システムの電力効率向上技術を開発した。


従来の IT システムはエラー率がほぼゼロとなるように設計されているが、人間が気付かないレベルの画像ノイズを許容するだけで(許容エラー率5％)、19％の消費電力が低減できるという。実用上の応用が広がる1％の許容エラー率でも、7％の電力低減が可能だ。

昨今の IT 機器の進化とともに LSI の微細化が進んだことで、内部のトランジスタの性能がばらつき、ビットエラーを補償できなくなることが想定されていた。一方、ビットエラーを防ぐためには LSI に一定の高い電圧を加える方法があるが、消費電力が低減できないという問題があった。

そこで、同社はこれまでのITシステムで考慮されてきた性能/電力/面積(LSI 集積度)という従来の設計の発想を変えて、許容エラー率をパラメータに加えた、新しい IT システムの設計手法を開発した。

具体的には、IT システムの障害を防ぐためにシステム制御に関わる処理は駆動電圧を維持し、残りの処理は許容エラー率に応じて駆動電圧を低減する処理方式だ。これにより、IT システムの障害を起こさずに電力効率の向上を実現するという。

同手法は、LSI の微細化が進んで物理的にデバイスのばらつきが避けられなくなる時代に、IT システムの電力を低減するための有効なコンセプトになるという。